查詢結果分析
來源資料
頁籤選單縮合
題 名 | Design of Programmable Counter/Timer Using VHDL=以VHDL設計可程式「計數器/計時器」 |
---|---|
作 者 | 許宏任; 黃建豪; 賴茂富; | 書刊名 | 華岡工程學報 |
卷 期 | 16 2002.06[民91.06] |
頁 次 | 頁111-145 |
分類號 | 448.57 |
關鍵詞 | 可程式計數器/計時器; VHDL; FPGA; Counter/timer; |
語 文 | 英文(English) |
中文摘要 | 本論文提出HDL(硬體描述語言)為基礎的設計方式來實現可程式計數器╱計時器,選擇英特爾8254晶片作寫定義該可程式計數器╱計時器的功能和規格,VHDL首次用來作為發展8254的工具,並藉由使用ModelSim來驗證其功能的正確性,再透過合成其硬體電路加以分析,基於本文所提出以VHDL為基礎的設計方式,可從實驗結果顯示,具有高複雜度的可程式計數器╱計時器可以快速且符合成本效益的加以實現。 |
英文摘要 | A programmable counter/timer based on HDL (Hardware Description Language) design is proposed. The Intel 8254 is selected for defining the functionality and specifications of the programmable counter/timer. VHDL programs are first eveloped to emulate the functional operation of /8254. Next, the programs are verified by simulation using ModelSim. Then the hardware circuit is synthesized and analyzed. The experimental results show that, based on the proposed VHDL-driven design, a high complexity programmable counter/timer can be realized by programmable logic quickly and cost-effectively. |
本系統中英文摘要資訊取自各篇刊載內容。