查詢結果分析
相關文獻
- 具函數性考量之技術映射
- 機房EDA Tool使用環境及配備管理
- A Performance Driven Placement and Routing Algorithm for FPGAs
- FPGA設計環境、特性與限制
- An Automatic Systhesis System of Field Programmable Gate Arrays(FPGAs) in Digital System
- 軟體無線電的發展現況與各種發展平臺之介紹
- Verification and Implementation of Serial Peripheral Interface (SPI) Protocol Using Verilog HDL
- FPGA技術於核電廠預期暫態未急停緩抑之運用
- 低閘數DES晶片設計
- 算術運算處理器之快速雛型研究
頁籤選單縮合
題 名 | 具函數性考量之技術映射=Technology Mapping with Functionality Considerations |
---|---|
作 者 | 林佑政; 謝財明; | 書刊名 | 中原學報 |
卷 期 | 26:3 1998.08[民87.08] |
頁 次 | 頁71-76 |
分類號 | 448.532 |
關鍵詞 | 現場可程式化閘陣列; 技術映射; 函數性考量; Field programmable gate array; FPGA; Technology mapping; functionality consideration; |
語 文 | 中文(Chinese) |
中文摘要 | 在現場可程式化闡陣列設計流程中,技術映射(Technology Mapping)是一項重要 的步驟。以往的研究,大多只是考量電路的結構性,不考量其函數性,利用圖形理論的方法 來解決技術映射問題。不同於以往的研究,本論文提出同時考慮電路函數性與結構性的演算 法。 實驗結果證明,在同樣的輸入電路下,本演算法較以往的研究在 LUT 的個數上有 4.5 %的改善、 時間延遲方面也有約 1.4 %的改善、而在 LUT 間的連線方面則有 3.8 %的改 善。 |
英文摘要 | All existing technology mapping algorithms, which were proposed to find a minimum-depth mapping solution, consider only the structure of a given circuit, and do not consider the functionality of the circuit. In contrast to the conventional algorithms, we proposed a new technology mapping algorithm with functionality consideration for depth minimization and reduction of the numbert of LUT's. |
本系統中英文摘要資訊取自各篇刊載內容。