查詢結果
檢索結果筆數(7)。 各著作權人授權國家圖書館,敬請洽詢 nclper@ncl.edu.tw
-
- 題 名:
System-on-Chip及Mixed-Signal測試發展趨勢:The Trend of System-on-Chip and Mixed-Signal Testing
- 作 者:
- 書刊名:
- 卷 期:
70 1998.06[民87.06]
- 頁 次:
頁60-66
- 題 名:
-
- 題 名:
A Power Constrained Monitoring Scheme for SoC Testing:功率限制下系統晶片測試之監控系統
- 作 者:
- 書刊名:
- 卷 期:
18 2003.12[民92.12]
- 頁 次:
頁115-125
- 題 名:
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
202 2003.01[民92.01]
- 頁 次:
頁208-213
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
1 民93.10
- 頁 次:
頁46-60
-
- 題 名:
以嶄新之隨機存取掃描測試架構減少峰值功率,測試資料與時間:A Novel Random Access Scan for Reducing Peak Power, Test Data and Time
- 作 者:
- 書刊名:
- 卷 期:
25 2007.12[民96.12]
- 頁 次:
頁(附)15-(附)20
- 題 名:
-
- 題 名:
系統晶片測試之掃描鏈重序設計:The Design of Scan Chain Reordering for System-on-Chip Testing
- 作 者:
- 書刊名:
- 卷 期:
23 2009.02[民98.02]
- 頁 次:
頁111-120
- 題 名: