查詢結果
檢索結果筆數(8)。 各著作權人授權國家圖書館,敬請洽詢 nclper@ncl.edu.tw
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
34:1 2001.03[民90.03]
- 頁 次:
頁99-107
-
-
題 名:
接線負載模型的建立和應用:The Creation and Application of Wire Load Model in ASIC Design
- 作 者:
- 書刊名:
- 卷 期:
62 1997.09[民86.09]
- 頁 次:
頁21-27
-
題 名:
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
62 1997.09[民86.09]
- 頁 次:
頁28-31
-
-
題 名:
時鐘樹之標準延遲格式檔案產生器:Precise SDF Files Generation for Clock Trees
- 作 者:
- 書刊名:
- 卷 期:
62 1997.09[民86.09]
- 頁 次:
頁32-39
-
題 名:
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
52 1996.09[民85.09]
- 頁 次:
頁30-38
-
-
題 名:
預測式模擬退火應用於陣列擺設:Prediction Ahead on Simulated Annealing for Array Placement
- 作 者:
- 書刊名:
- 卷 期:
37:1 2004.03[民93.03]
- 頁 次:
頁215-222
-
題 名:
-
-
題 名:
運用空間相關性分析之混合訊號電路良率評估器:Yield Evaluator of Mixed-Signal Circuit Using Spatial Correlation Analysis
- 作 者:
- 書刊名:
- 卷 期:
9 2008.12[民97.12]
- 頁 次:
頁87-95
-
題 名:
-
-
題 名:
PC-based的IC實體佈局設計及晶片下線流程:A PC-based Circuit Design Flow from Physical Layout to Tape Out
- 作 者:
- 書刊名:
- 卷 期:
26 民95.05
- 頁 次:
頁61-65
-
題 名: