查詢結果
檢索結果筆數(19)。 各著作權人授權國家圖書館,敬請洽詢 nclper@ncl.edu.tw
-
-
題 名:
The Implementation of Carry Skip Adder with Low Power Consumption:具低功率散逸之跳躍進位加法器設計
- 作 者:
- 書刊名:
- 卷 期:
23 1999.05[民88.05]
- 頁 次:
頁103-110
-
題 名:
-
-
題 名:
A Uniform VLSI Architecture for Modulo n Adder/Subtracter and Multiplier:一個均勻的模組n加法器/減法器與乘法器之VLSI架構
- 作 者:
- 書刊名:
- 卷 期:
8:1 2001.02[民90.02]
- 頁 次:
頁9-20
-
題 名:
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
21 1998.03[民87.03]
- 頁 次:
頁229-239
-
-
題 名:
An Implementation of the Conditional-Sum Scheme Embedded in a Signed Digital Adder:具符號數位條件和之加法器
- 作 者:
- 書刊名:
- 卷 期:
19:5 1996.09[民85.09]
- 頁 次:
頁633-643
-
題 名:
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
52 1996.09[民85.09]
- 頁 次:
頁63-71
-
-
題 名:
On the Design of a Two-Adder-Based RSA Encryption/Decryption Chip:一個以兩個加法器為基礎的RSA加密/解密晶片設計
- 作 者:
- 書刊名:
- 卷 期:
9:3 2002.08[民91.08]
- 頁 次:
頁269-277
-
題 名:
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
24 2002.08[民91.08]
- 頁 次:
頁57-69
-
-
題 名:
心臟收縮陣列架構之模2[fef1]-1加法器:Systolic Array for Modulo 2[fef1]-1 Adder
- 作 者:
- 書刊名:
- 卷 期:
30:2 2002.05[民91.05]
- 頁 次:
頁139-147
-
題 名:
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
21:2 2003.12[民92.12]
- 頁 次:
頁179-187
-
-
題 名:
互補式高性能加法器核心電路之設計:Design of High Performance Complementary Mode Adder Cores
- 作 者:
- 書刊名:
- 卷 期:
21:2 2003.12[民92.12]
- 頁 次:
頁189-196
-
題 名:
-
-
題 名:
具驅動輸出能力之高性能全加器設計:High-Performance Full Adders with Driving-Output Ability
- 作 者:
- 書刊名:
- 卷 期:
21:1 2003.07[民92.07]
- 頁 次:
頁107-115
-
題 名:
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
42 1995.09[民84.09]
- 頁 次:
頁80-90
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
9 1994.12[民83.12]
- 頁 次:
頁113-129
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
29 1994.05[民83.05]
- 頁 次:
頁40-46
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
29 1994.05[民83.05]
- 頁 次:
頁47-51
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
29 1994.05[民83.05]
- 頁 次:
頁52-58
-
-
題 名:
FPGA Implementation of a High-Speed CORDIC-Based Sine and Cosine Generator for OFDM Systems:
- 作 者:
- 書刊名:
- 卷 期:
3:3 民94.05
- 頁 次:
頁47-53
-
題 名:
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
18:2 民95.06
- 頁 次:
頁131-134
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
4 1979.02[民68.02]
- 頁 次:
頁175-179