查詢結果
檢索結果筆數(68)。 各著作權人授權國家圖書館,敬請洽詢 nclper@ncl.edu.tw
-
- 題 名:
- 作者:
- 書刊名:
- 卷 期:
7 1999.09[民88.09]
- 頁 次:
頁15-25
-
- 題 名:
- 作者:
- 書刊名:
- 卷 期:
6 1999.03[民88.03]
- 頁 次:
頁9-28
-
- 題 名:
- 作者:
- 書刊名:
- 卷 期:
260 1988.04[民77.04]
- 頁 次:
頁16-18
-
- 題 名:
- 作者:
- 書刊名:
- 卷 期:
4 1998.01[民87.01]
- 頁 次:
頁23-42
-
-
題 名:
A Reliable Clock Tree Design Methodology for ASIC Designs:高品質的積體電路時鐘樹之設計方法
- 作者:
- 書刊名:
- 卷 期:
28:3 2000.09[民89.09]
- 頁 次:
頁115-122
-
題 名:
-
- 題 名:
- 作者:
- 書刊名:
- 卷 期:
4 2001.07[民90.07]
- 頁 次:
頁43-48
-
- 題 名:
- 作者:
- 書刊名:
- 卷 期:
4:1 2000.06[民89.06]
- 頁 次:
頁62-72
-
- 題 名:
- 作者:
- 書刊名:
- 卷 期:
29:1 2001.03[民90.03]
- 頁 次:
頁93-101
-
-
題 名:
以Verilog PLI發展之1-Context非線性延遲計算器:A 1-Context Nonlinear Delay Calculator Developed with Verilog PLI
- 作者:
- 書刊名:
- 卷 期:
62 1997.09[民86.09]
- 頁 次:
頁15-20
-
題 名:
-
-
題 名:
接線負載模型的建立和應用:The Creation and Application of Wire Load Model in ASIC Design
- 作者:
- 書刊名:
- 卷 期:
62 1997.09[民86.09]
- 頁 次:
頁21-27
-
題 名:
-
- 題 名:
- 作者:
- 書刊名:
- 卷 期:
62 1997.09[民86.09]
- 頁 次:
頁28-31
-
-
題 名:
時鐘樹之標準延遲格式檔案產生器:Precise SDF Files Generation for Clock Trees
- 作者:
- 書刊名:
- 卷 期:
62 1997.09[民86.09]
- 頁 次:
頁32-39
-
題 名:
-
- 題 名:
- 作者:
- 書刊名:
- 卷 期:
180 1998.01[民87.01]
- 頁 次:
頁54-79
-
- 題 名:
- 作者:
- 書刊名:
- 卷 期:
15 2003.12[民92.12]
- 頁 次:
頁1-12
-
- 題 名:
- 作者:
- 書刊名:
- 卷 期:
113 2003.11[民92.11]
- 頁 次:
頁14-15
-
-
題 名:
A Block Placement Algorithm for VLSI Cricuits:超大型積體電路之區塊擺置方法
- 作者:
- 書刊名:
- 卷 期:
31:1 2003.03[民92.03]
- 頁 次:
頁69-75
-
題 名:
-
- 題 名:
- 作者:
- 書刊名:
- 卷 期:
111 2003.07[民92.07]
- 頁 次:
頁12-14
-
- 題 名:
- 作者:
- 書刊名:
- 卷 期:
26 1994.02[民83.02]
- 頁 次:
頁9-16
-
- 題 名:
- 作者:
- 書刊名:
- 卷 期:
26 1994.02[民83.02]
- 頁 次:
頁24-28