查詢結果
檢索結果筆數(3)。 各著作權人授權國家圖書館,敬請洽詢 nclper@ncl.edu.tw
-
-
題 名:
A Uniform VLSI Architecture for Modulo n Adder/Subtracter and Multiplier:一個均勻的模組n加法器/減法器與乘法器之VLSI架構
- 作 者:
- 書刊名:
- 卷 期:
8:1 2001.02[民90.02]
- 頁 次:
頁9-20
-
題 名:
-
-
題 名:
Multiplierless FIR Filter Architecture Synthesizer Based on CSD Code:以標準符號數位碼為基礎的無乘法器有限脈衝響應濾波器合成器
- 作 者:
- 書刊名:
- 卷 期:
10:2 2003.05[民92.05]
- 頁 次:
頁155-163
-
題 名:
-
-
題 名:
On the Design of a Two-Adder-Based RSA Encryption/Decryption Chip:一個以兩個加法器為基礎的RSA加密/解密晶片設計
- 作 者:
- 書刊名:
- 卷 期:
9:3 2002.08[民91.08]
- 頁 次:
頁269-277
-
題 名: