查詢結果
檢索結果筆數(9)。 各著作權人授權國家圖書館,敬請洽詢 nclper@ncl.edu.tw
-
-
題 名:
A Reliable Clock Tree Design Methodology for ASIC Designs:高品質的積體電路時鐘樹之設計方法
- 作 者:
- 書刊名:
- 卷 期:
28:3 2000.09[民89.09]
- 頁 次:
頁115-122
-
題 名:
-
-
題 名:
Combining the Area Partition with Circuit Partition for VLSI Placement:結合面積分割與線路分割的超大型積體電路佈局
- 作 者:
- 書刊名:
- 卷 期:
21 1991.11[民80.11]
- 頁 次:
頁131-140
-
題 名:
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
15 1985.11[民74.11]
- 頁 次:
頁29-38
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
32 2012.12[民101.12]
- 頁 次:
頁45-52
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
12 2004.05[民93.05]
- 頁 次:
頁9-18
-
-
題 名:
印刷電路板佈局之檔案結構分析與客製化設計:The Analysis of the File Structure and Custom Design
- 作 者:
- 書刊名:
- 卷 期:
30 2010.12[民99.12]
- 頁 次:
頁87-92
-
題 名:
-
-
題 名:
電路板佈局拉線規範設定系統研發:The Routing Constrain Setup System Development for PCB Layout
- 作 者:
- 書刊名:
- 卷 期:
27 2007.06[民96.06]
- 頁 次:
頁65-69
-
題 名:
-
-
題 名:
PC-based的IC實體佈局設計及晶片下線流程:A PC-based Circuit Design Flow from Physical Layout to Tape Out
- 作 者:
- 書刊名:
- 卷 期:
26 民95.05
- 頁 次:
頁61-65
-
題 名:
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
17 2008.09[民97.09]
- 頁 次:
頁99-117