查詢結果
檢索結果筆數(24)。 各著作權人授權國家圖書館,敬請洽詢 nclper@ncl.edu.tw
-
-
題 名:
一個零點三五微米IC開發計畫之設計流程:A Design Methodology for a 0.35μm IC Project
- 作 者:
- 書刊名:
- 卷 期:
82 1999.09[民88.09]
- 頁 次:
頁42-47
-
題 名:
-
-
題 名:
A Reliable Clock Tree Design Methodology for ASIC Designs:高品質的積體電路時鐘樹之設計方法
- 作 者:
- 書刊名:
- 卷 期:
28:3 2000.09[民89.09]
- 頁 次:
頁115-122
-
題 名:
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
29:3 2001.09[民90.09]
- 頁 次:
頁285-291
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
29:1 2001.03[民90.03]
- 頁 次:
頁93-101
-
-
題 名:
電通所零點五微米標準元件庫建立:The Standard Cell Library of CCL in TSMC 0.5μ m Technology
- 作 者:
- 書刊名:
- 卷 期:
52 1996.09[民85.09]
- 頁 次:
頁9-15
-
題 名:
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
30:3 2002.09[民91.09]
- 頁 次:
頁377-383
-
-
題 名:
Implementing Optimal Clock Schedule with Minimum Cost:以最小成本實現最佳非零時序差異排序的時鐘樹設計方式
- 作 者:
- 書刊名:
- 卷 期:
31:3 2003.09[民92.09]
- 頁 次:
頁221-231
-
題 名:
-
-
題 名:
Clock Tree Optimization for the Tolerance of Process Variation:具製程變異容忍度之時鐘樹最佳化
- 作 者:
- 書刊名:
- 卷 期:
33:3 民94.09
- 頁 次:
頁513-518
-
題 名:
-
-
題 名:
可電壓控制之電源模式感知時脈樹:Voltage-controllable Power-mode-aware Clock Tree
- 作 者:
- 書刊名:
- 卷 期:
154 2013.12[民102.12]
- 頁 次:
頁11-16
-
題 名:
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
26:6 2010.11[民99.11]
- 頁 次:
頁2249-2266
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
27:5 2011.09[民100.09]
- 頁 次:
頁1513-1526
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
27:5 2011.09[民100.09]
- 頁 次:
頁1527-1543
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
25:6 2009.11[民98.11]
- 頁 次:
頁1651-1670
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
25:6 2009.11[民98.11]
- 頁 次:
頁1707-1722
-
-
題 名:
第二代模糊推論處理器之設計與電腦模擬:Design and Simulation of Type-2 Fuzzy Inference Processor
- 作 者:
- 書刊名:
- 卷 期:
19:4 2004.12[民93.12]
- 頁 次:
頁317-326
-
題 名:
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
32:3 2004.09[民93.09]
- 頁 次:
頁383-392
-
-
題 名:
Performance and Power Driven Non-Zero Skew Clock Tree Design Methodology:效能及攻率導向之非零時序差異時鐘樹設計方法
- 作 者:
- 書刊名:
- 卷 期:
32:3 2004.09[民93.09]
- 頁 次:
頁401-407
-
題 名:
-
-
題 名:
Self-adjusting Mechanism for Reducing the Impact of PVT Variations on Clock Skew:
- 作 者:
- 書刊名:
- 卷 期:
21:6 2014.12[民103.12]
- 頁 次:
頁225-233
-
題 名:
-
-
題 名:
可靠度導向時鐘選擇之高階合成方法:Reliability Aware Clock Selection in High-Level Synthesis
- 作 者:
- 書刊名:
- 卷 期:
11:4 2016.10[民105.10]
- 頁 次:
頁287-294
-
題 名:
-
-
題 名:
廣域電壓之電源模式感知時脈樹設計:Power-mode-aware Clock Tree Synthesis for Wide-voltage-range Designs
- 作 者:
- 書刊名:
- 卷 期:
163 2015.09[民104.09]
- 頁 次:
頁96-102
-
題 名: