查詢結果
檢索結果筆數(10)。 各著作權人授權國家圖書館,敬請洽詢 nclper@ncl.edu.tw
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
79:4 1998.10[民87.10]
- 頁 次:
頁61-77
-
-
題 名:
Functional Slack Time Computation of Logic Gate:邏輯閘的功能性鬆弛時間計算
- 作 者:
- 書刊名:
- 卷 期:
8:4 2001.11[民90.11]
- 頁 次:
頁325-334
-
題 名:
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
8:1 2001.02[民90.02]
- 頁 次:
頁17-22
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
77:6 1997.12[民86.12]
- 頁 次:
頁114-129
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
2003.06[民92.06]
- 頁 次:
頁34-51
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
1:5=5 1995.12[民84.12]
- 頁 次:
頁73-82
-
-
題 名:
可電壓控制之電源模式感知時脈樹:Voltage-controllable Power-mode-aware Clock Tree
- 作 者:
- 書刊名:
- 卷 期:
154 2013.12[民102.12]
- 頁 次:
頁11-16
-
題 名:
-
-
題 名:
穿矽孔容錯機制設計與探索:Design and Investigation of TSV Fault-tolerant Mechanisms
- 作 者:
- 書刊名:
- 卷 期:
148 2012.12[民101.12]
- 頁 次:
頁48-55
-
題 名:
-
-
題 名:
廣域電壓之電源模式感知時脈樹設計:Power-mode-aware Clock Tree Synthesis for Wide-voltage-range Designs
- 作 者:
- 書刊名:
- 卷 期:
163 2015.09[民104.09]
- 頁 次:
頁96-102
-
題 名:
-
-
題 名:
可用於三維時脈架構中之穿矽孔容錯架構:TSV Fault-tolerant Unit for 3-D Clock Network
- 作 者:
- 書刊名:
- 卷 期:
141 2011.10[民100.10]
- 頁 次:
頁28-35
-
題 名: