查詢結果分析
相關文獻
- 背板匯流排電性分析簡介
- 合作學習法應用在電路模擬課程之學習
- Reliability Analysis of a Redundant System with Non-repairable Units and Common-Cause Failures Using the SPICE Circuit Simulation Program
- Married Women's Labor Time on the Family Farm
- 有線通訊系統電性分析簡介
- 合作學習法應用在電路模擬課程之學習
- VTOA之原理與應用
- 時鐘樹之標準延遲格式檔案產生器
- 休閒文化活動參與行為之研究--以新竹市為例
- 虛擬電路實驗室--IsSpice電子電路模擬軟體
頁籤選單縮合
題名 | 背板匯流排電性分析簡介=Introduction to Electrical Analysis of Backplane Bus |
---|---|
作者 | 賈俐文; Chia, Li-wen; |
期刊 | 電腦與通訊 |
出版日期 | 19990600 |
卷期 | 80 1999.06[民88.06] |
頁次 | 頁15-20 |
分類號 | 448.533 |
語文 | chi |
關鍵詞 | 背板匯流排; 時鐘頻率; 時間預算; 電路模擬; Backplane bus; Clock rate; Timing budget; Circuit simulation; |
中文摘要 | 高速數位電路在電性上的需求日益增加,其中,當訊號連接成匯流排 形式時,不同位置負載引起的反射現象,將使波形變得複雜而難以預期。本文以 一有十七個插槽的十九英吋通訊背板為例,簡介當欲操作在極速(時鐘頻率 38MHz)時,時間預算的分配與電路波形的模擬。 |
本系統之摘要資訊系依該期刊論文摘要之資訊為主。