頁籤選單縮合
題名 | 可規劃邏輯陣列錯誤涵蓋率之估計=A PLA Fault Coverage Estimation |
---|---|
作者 | 盧正興; Lu, Cheng-hshing; |
期刊 | 南臺工商專校學報 |
出版日期 | 19960400 |
卷期 | 22 1996.04[民85.04] |
頁次 | 頁17-25 |
分類號 | 448.532 |
語文 | chi |
關鍵詞 | PLA線路; 輸入變數; 錯誤機率; 樣本; |
中文摘要 | 利用訊號之非可靠性(signal unreliability)方法求得帶有錯誤(fault)的PLA線路之錯誤機率(fault probability)。由所假定的輸入變數(input variable)出現0與1的機率各為1/2,欲注入之錯誤以化簡線路方式,經由計算並與正確線路比較得到錯誤機率,進而估算出在假隨機測試(pseudo-random testing)下,所要達到的錯誤範圍(fault coverage)之標準下之最佳近似佳樣本(pattern)數目。 |
本系統之摘要資訊系依該期刊論文摘要之資訊為主。