查詢結果分析
來源資料
頁籤選單縮合
題 名 | 以硬體描述語言實現相變化記憶體電路模型之新方法=A New Implementation Methodology for Phase Change Memory Model Using Hardware Description Language |
---|---|
作 者 | 廖翊博; 陳衍凱; 江孟學; | 書刊名 | 宜蘭大學工程學刊 |
卷 期 | 5 2009.03[民98.03] |
頁 次 | 頁37-48 |
分類號 | 448.57 |
關鍵詞 | 計算機輔助設計; 巨集模型; 相變化記憶體; Verilog-A; CAD; Macro model; PCM; |
語 文 | 中文(Chinese) |
中文摘要 | 計算機輔助設計己廣泛地使用在積體電路設計上,其中電路模擬軟體(如SPICE)使用者在自行建立模型時,經常使用巨集模型完成,鮮少使用Verilog-A設計。事實上Verilog-A模型與巨集模型在電路模擬的使用上,並無太大差異,但是對於設計者而言,Verilog-A可使用簡單的方式,直接撰寫數學方程式來描述元件的特性,在模型設計上擁有更大的可塑性及延展性。本論文中,我們利用Hspice中提供的Verilog-A來完成一個相變化記憶體的精簡模型,並把重點放在Verilog-A模型的實現方法上,我們的結果將會表現出Verilog-A模型與實際元件特性的比較。 |
英文摘要 | Computer-aided design (CAD) has been widely applied to integrated circuit design. When developing customized compact model, macro modeling approach can be of use for convenience. We propose a novel modeling technique using Verilog-A. Verilog-A provides a simple tool for implementing math equations, which describes the device characteristics, without the need of subcircuit. In this paper, we develop a compact phase change memory (PCM) model using Verilog-A. The unique non-volatile PCM property is well predicted by the model. |
本系統中英文摘要資訊取自各篇刊載內容。