查詢結果分析
來源資料
頁籤選單縮合
| 題 名 | 以場效可程式邏輯閘為基礎的E3/DS3/STS-1實體層通訊協定處理器之設計與實現=Design and Implementation for FPGA-Based E3/DS3/STS-1 PLPP |
|---|---|
| 作 者 | 郭昭宗; | 書刊名 | 資訊科學應用期刊 |
| 卷 期 | 3:2 2007.12[民96.12] |
| 頁 次 | 頁179-194 |
| 分類號 | 448.6 |
| 關鍵詞 | 場效可程式邏輯閘; 實體層通訊協定處理器; 歐規第三階數位訊號; 美規第三階數位訊號; 第一階同步傳輸訊號; FPGA; PLPP; E3; DS3; STS-1; |
| 語 文 | 中文(Chinese) |
| 中文摘要 | 非同步傳輸模式(ATM)是寬頻網路的標準,而在區域迴路環境中,xDSL技術對交換機或介接多工機而言,則提供一種新的高速存取的技術。本論文是以非同步傳輸模式介接多工器為應用,提出以歐規第三階數位訊號/美規第三階數位訊號/第一階同步傳輸訊號實體層通訊協定處理器為xDSL介面,實體層通訊協定處理器元件是以場效可程式邏輯閘為設計基礎,來實現寬頻網路中介接存取的技術。 |
| 英文摘要 | ATM is the standard for broadband network. xDSL technology provides a new technique for high speed access to the switch or multiplexer in the local environment. ATM over xDSL approach could be the main breakthrough in loop access environments. In this paper, the PLPP (Physical Layer Protocol Processor) for E3, DS3 and STS-1 signals are designed by FPGA. These designs are verified by prototype circuit board. |
本系統中英文摘要資訊取自各篇刊載內容。