查詢結果分析
來源資料
頁籤選單縮合
題名 | 高效低功處理器架構應用於無線感測網路之功耗模擬=Power Simulation of High Performance and Low Power Processor Architecture on Wireless Sensor Network |
---|---|
作者 | 許芷瑋; 吳宗憲; 王啟龍; Hsu, Chih-wei; Wu, Chung-hsien; Wang, Chi-lung; |
期刊 | 電腦與通訊 |
出版日期 | 20070300 |
卷期 | 119 2007.03[民96.03] |
頁次 | 頁51-56 |
分類號 | 448.6 |
語文 | chi |
關鍵詞 | 無線感測網路; 高效能; 低功耗; 處理器; 架構; Wireless sensor network; High perofrmance; Low power; Processor; Architecture; |