查詢結果分析
來源資料
相關文獻
- 寬輸入輸出動態隨機存取記憶體之內建自我測試架構設計
- Core-Based System-on-Chip Testing: Challenges and Opportunities
- Design of UART with RTL Based BIST
- 可測試性設計環境及測試輔助工具
- 工作站晶片組可測試性的設計--方法及工具
- Contactless Testing for Pre-bond Interposers with Package-aware Thermal Simulations
- 矽穿孔與微凸塊容錯的三維記憶體通道內可重組式介面
- 三維積體電路之測試標準與測試介面電路設計
- 奈米雙晶銅應用於3D IC封裝
- 3D IC封裝製程與挑戰
頁籤選單縮合
題名 | 寬輸入輸出動態隨機存取記憶體之內建自我測試架構設計=Built-In Self-Test (BIST) Design for Wide I/O DRAM |
---|---|
作者 | 羅崑崙; 吳明學; 陳振岸; 陳宜文; 白炳川; Luo, Kun-lun; Wu, Ming-hsueh; Chen, Chen-an; Chen, Yee-wen; Bai, Bing-chuan; |
期刊 | 電腦與通訊 |
出版日期 | 20140600 |
卷期 | 157 2014.06[民103.06] |
頁次 | 頁70-78 |
分類號 | 448.57 |
語文 | chi |
關鍵詞 | 三維積體電路; 寬輸入輸出動態隨機存取記憶體; 內建自我測試; Three-dimensional integrated circuit; 3D IC; Wide I/O DRAM; Built-in self-test; BIST; |
中文摘要 | 在三維積體電路設計中,動態隨機存取記憶體扮演著不可或缺的角色, JEDEC於2011年發表寬輸入輸出動態隨機存取記憶體標準 (JESD-229),被視為未來可能應用於三維積體電路系統設計的記憶體標準之一。寬輸入輸出動態隨機存取記憶體標準的目的,主要在解決傳統記憶體在傳輸頻寬及容量不足的問題。有鑒於寬輸入輸出動態隨機存取記憶體可望成為未來三維積體電路系統設計的重要關鍵,本論文提出一個應用於寬輸入輸出動態隨機存取記憶體的內建自我測試電路,以期能解決寬輸入輸出動態隨機存取記憶體應用於三維積體電路系統晶片設計時之測試問題。 |
英文摘要 | In the three-dimensional integrated circuit (3D IC) design, dynamic random access memory (DRAM) plays a very important role. Wide I/O single data rate (SDR) standard (JESD-229) was released by JEDEC in 2011 as one of the potential implementation methods of memory in the future 3D IC system design . The purpose of the Wide I/O SDR standard is to provide a high bandwidth and large capacity memory solution, which is the bottleneck of the traditional memory. Since Wide I/O SDR standard may become the key of future 3D IC system designs, a BIST design for Wide I/O DRAM is addressed here to solve the related testing issues in 3D IC designs. |
本系統之摘要資訊系依該期刊論文摘要之資訊為主。